OpenPiton Optimizations Towards High Performance Manycores

Comunicación a Congreso

NoCArc '23: Proceedings of the 16th International Workshop on Network on Chip Architectures

 Autoría: NEIEL LEYVA, ALIREZA MONEMI, NOELIA OLIETE-ESCUÍN, GUILLEM LÓPEZ PARADÍS, XABIER ABANCENS, JONATHAN BALKIND, ENRIQUE VALLEJO GUTIERREZ, MIQUEL MORETO PLANAS, LLUC ÁLVAREZ

 2023

SynFull-RTL: evaluation methodology for RTL NoC designs

Comunicación a Congreso

IEEE Design and Test, 2022, 29(6), 58-69

 Autoría: NEIEL LEYVA, ALIREZA MONEMI, ENRIQUE VALLEJO GUTIERREZ

 2022

S-SMART++: A Low-Latency NoC Leveraging Speculative Bypass Requests

Artículo de Revista

IEEE Transactions on Computers, 2021. 70 (6), 819 - 832, 9385937

 Autoría: IVAN PEREZ GALLARDO, ENRIQUE VALLEJO GUTIERREZ, JULIO RAMON BEIVIDE PALACIO

 01/06/2021

PlugSMART: a pluggable open-source module to implement multihop bypass in Networks-on-Chip

Comunicación a Congreso

NOCS '21: Proceedings of the 15th IEEE/ACM International Symposium on Networks-on-Chip: 2021 Proceeding

 Autoría: ALIREZA MONEMI, IVAN PEREZ GALLARDO, LEYVA NEIEL, ENRIQUE VALLEJO GUTIERREZ, JULIO RAMON BEIVIDE PALACIO, MIQUEL MORETÓ

 2021

Efficient bypass in mesh and torus NoCs

Artículo de Revista

Journal of Systems Architecture, Volume 108, September 2020, 101832

 Autoría: IVAN PEREZ GALLARDO, ENRIQUE VALLEJO GUTIERREZ, JULIO RAMON BEIVIDE PALACIO

 01/09/2020

BST: A BookSim-Based Toolset to Simulate NoCs with Single- and Multi-Hop Bypass

Comunicación a Congreso

2020 IEEE International Symposium on Performance Analysis of Systems and Software, ISPASS 2020, Boston, Massachusetts, USA, 23-25 August 2020

 Autoría: IVAN PEREZ GALLARDO, ENRIQUE VALLEJO GUTIERREZ, MIQUEL MORETÓ, JULIO RAMON BEIVIDE PALACIO

 2020

Non-minimal adaptive routing based on explicit congestion notifications

Artículo de Revista

Concurrency and Computation Practice and Experience, Volume31, Issue2

 Autoría: MARIANO BENITO HOZ, ENRIQUE VALLEJO GUTIERREZ, CRUZ IZU, JULIO RAMON BEIVIDE PALACIO

 25/01/2019

ACOR: Adaptive congestion-oblivious routing in dragonfly networks

Artículo de Revista

Journal of Parallel and Distributed Computing, 2019, 131, 173-188

 Autoría: MARIANO BENITO HOZ, PABLO FUENTES SAEZ, ENRIQUE VALLEJO GUTIERREZ, JULIO RAMON BEIVIDE PALACIO

 2019

Lagarto I RISC-V multi-core: research challenges to build and integrate a network-on-chip

Comunicación a Congreso

Communications in Computer and Information Science, 1151, 237-248

 Autoría: NEIEL LEYVA-SANTES, IVAN PEREZ GALLARDO, CÉSAR A. HERNÁNDEZ-CALDERÓN, ENRIQUE VALLEJO GUTIERREZ, MIQUEL MORETÓ, JULIO RAMON BEIVIDE PALACIO, MARCO A. RAMÍREZ-SALINAS, LUIS A. VILLA-VARGAS

 2019

Impact of Network Fairness on the Performance of Parallel Systems

Comunicación a Congreso

ACSW 2019: Proceedings of the Australasian Computer Science Week 2019, Sydney NSW, Australia, January

 Autoría: CRUZ IZU, ENRIQUE VALLEJO GUTIERREZ

 2019

SMART++: reducing cost and improving efficiency of multi-hop bypass in NoC routers

Comunicación a Congreso

NOCS '19: Proceedings of the 13th IEEE/ACM International Symposium on Networks-on-Chip

 Autoría: IVAN PEREZ GALLARDO, ENRIQUE VALLEJO GUTIERREZ, JULIO RAMON BEIVIDE PALACIO

 2019

Architectural Support for Task Dependence Management with Flexible Software Scheduling

Comunicación a Congreso

24th IEEE International Symposium on High Performance Computer Architecture : HPCA 2018

 Autoría: EMILIO CASTILLO VILLAR, LLUC ÁLVAREZ, MIQUEL MORETO, MARC CASAS, ENRIQUE VALLEJO GUTIERREZ, JOSÉ LUIS BOSQUE ORERO, JULIO RAMON BEIVIDE PALACIO, MATEO VALERO CORTES

 2018

Efficient Router Bypass via Hybrid Flow Control

Comunicación a Congreso

2018 11th International Workshop on Network on Chip Architectures (NoCArc)

 Autoría: IVAN PEREZ GALLARDO, ENRIQUE VALLEJO GUTIERREZ, JULIO RAMON BEIVIDE PALACIO

 2018

Analysis and improvement of valiant routing in low-diameter networks

Comunicación a Congreso

2018 IEEE 4th International Workshop on High-Performance Interconnection Networks in the Exascale and Big-Data Era : HIPINEB 2018

 Autoría: MARIANO BENITO HOZ, PABLO FUENTES SAEZ, ENRIQUE VALLEJO GUTIERREZ, JULIO RAMON BEIVIDE PALACIO

 2018

Projective networks : topologies for large parallel computer systems

Artículo de Revista

IEEE Transactions on Parallel and Distributed Systems, Vol.28, N.7, July 2017, pp. 2003 - 2016

 Autoría: CRISTOBAL CAMARERO COTERILLO, MARIA DEL CARMEN MARTINEZ FERNANDEZ, ENRIQUE VALLEJO GUTIERREZ, JULIO RAMON BEIVIDE PALACIO

 01/07/2017

A scalable synthetic traffic model of Graph500 for computer networks analysis

Artículo de Revista

Concurrency and Computation: Practice and Experience (2017), vol.19, n.24

 Autoría: PABLO FUENTES SAEZ, MARIANO BENITO HOZ, ENRIQUE VALLEJO GUTIERREZ, JOSÉ LUIS BOSQUE ORERO, JULIO RAMON BEIVIDE PALACIO, ANDREEA ANGHEL, GERMÁN RODRÍGUEZ, MITCH GUSAT, CYRIEL MINKENBERG, MATEO VALERO

 01/12/2017

FlexVC: Flexible Virtual Channel management in low-diameter networks

Comunicación a Congreso

2017 IEEE International Parallel and Distributed Processing Symposium (IPDPS)

 Autoría: PABLO FUENTES SAEZ, ENRIQUE VALLEJO GUTIERREZ, JULIO RAMON BEIVIDE PALACIO, CYRIEL MINKENBERG, MATEO VALERO

 2017

Aprendizaje autónomo del estudiante apoyado en recursos audiovisuales en el contexto de un Grado de Ingeniería Informática: experiencias con metodologías de ense?nanza activas

Comunicación a Congreso

IN-RED 2017 : Congreso Nacional de Innovación Educativa y de Docencia en Red 13 y 14 de julio de 2017

 Autoría: ENRIQUE VALLEJO GUTIERREZ, PABLO FUENTES SAEZ, MARIANO BENITO

 2017

Extending commodity OpenFlow switches for large-scale HPC deployments

Comunicación a Congreso

2017 IEEE 3rd International Workshop on High-Performance Interconnection Networks in the Exascale and Big-Data Era (HiPINEB)

 Autoría: MARIANO BENITO HOZ, ENRIQUE VALLEJO GUTIERREZ, JULIO RAMON BEIVIDE PALACIO, CRUZ IZU

 2017

Network unfairness in dragonfly topologies

Artículo de Revista

The Journal of Supercomputing, 2016, 72(12), 4468-4496

 Autoría: PABLO FUENTES SAEZ, ENRIQUE VALLEJO GUTIERREZ, CRISTOBAL CAMARERO COTERILLO, JULIO RAMON BEIVIDE PALACIO, MATEO VALERO

 01/12/2016

Analyzing the Impact of Parallel Programming Models in NoCs of Forthcoming CMP Architectures

Comunicación a Congreso

Proceedings of the EMerging Technology (EMiT) Conference 2016

 Autoría: IVAN PEREZ GALLARDO, EMILIO CASTILLO, JULIO RAMON BEIVIDE PALACIO, ENRIQUE VALLEJO GUTIERREZ, JOSÉ LUIS BOSQUE ORERO, MIKEL MORETÓ, MARC CASAS, MATEO VALERO

 2016

Synthetic Traffic Model of the Graph500 Communications

Comunicación a Congreso

Algorithms and Architectures for Parallel Processing

 Autoría: PABLO FUENTES SAEZ, ENRIQUE VALLEJO GUTIERREZ, JOSÉ LUIS BOSQUE ORERO, JULIO RAMON BEIVIDE PALACIO, ANDREEA ANGHE, GERMÁN RODRÍGUEZ, MITCH GUSAT, CYRIEL MINKENBERG

 2016

CATA: Criticality Aware Task Acceleration for Multicore Processors

Comunicación a Congreso

2016 IEEE International Parallel and Distributed Processing Symposium (IPDPS 2016)

 Autoría: EMILIO CASTILLO, MIQUEL MORETO, MARC CASAS, LLUC ÁLVAREZ, ENRIQUE VALLEJO GUTIERREZ, KALLIA CHRONAKI, ROSA BADIA, JOSÉ LUIS BOSQUE ORERO, JULIO RAMON BEIVIDE PALACIO, EDUARD AYGUADE, JESÚS LABARTA, MATEO VALERO

 2016

The Mont-Blanc Prototype: An Alternative Approach for HPC Systems

Capítulo de libro

Proceedings of SC16 : The International Conference for High Performance Computing, Networking, Storage and Analysis : Salt Lake City, Utah, november 13-18, 2016

 Autoría: NIKOLA RAJOVIC, JULIO RAMON BEIVIDE PALACIO, MARIANO BENITO HOZ, ENRIQUE VALLEJO GUTIERREZ

 2016

ARQUITECTURA Y PROGRAMACIÓN DE COMPUTADORES ESCALABLES DE ALTO RENDIMIENTO Y BAJO CONSUMO III-UC (TEAM-MATES UC) Proyecto PID2022-136454NB-C21 financiado por MICIU/AEI /10.13039/501100011033 y por FEDER, UE

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Responsable: JOSÉ LUIS BOSQUE ORERO

Tipología: Proyectos competitivos nacionales publicos

Año de inicio: 2023

SERVICIOS DE DESARROLLO DE ACTIVIDADES DE INVESTIGACIÓN, DESARROLLO E INNOVACIÓN EN TOPOLOGÍAS DE RED Y SU ENRUTAMIENTO ASOCIADO COMO TÓPICOSCLAVE EN EL DISEÑO DE INTERCONEXIONES DE RED CON RESPECTO AL RENDIMIENTO DE LAS APLICACIONES QUE SE REQUIEREN PA

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Responsable: JULIO RAMON BEIVIDE PALACIO

Tipología: Convenios y contratos art.83, Catedras Universitarias y Competitivos UC

Año de inicio: 2023

EUROCC2: NATIONAL COMPETENCE CENTRES IN THE FRAMEWORK OF EUROHPC PHASE 2

Tipología: Proyectos europeos e internacionales

Año de inicio: 2023

PLANIFICADORES Y REDES PARA DATA CENTERS SOSTENIBLES Proyecto TED2021-131176B-I00 financiado por MCIN/ AEI /10.13039/501100011033 y por la Unión Europea/NextGenerationEU/PRTR

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Responsables: JOSÉ LUIS BOSQUE ORERO, JULIO RAMON BEIVIDE PALACIO

Tipología: Proyectos competitivos nacionales publicos

Año de inicio: 2022

UNA EXPLORACIÓN DEL IMPACTO SOBRE EL RENDIMIENTO DE DIFERENTES TOPOLOGÍAS DE RED: FAT-TREE, DRAGONFLY+, HYPERX

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Responsable: JULIO RAMON BEIVIDE PALACIO

Tipología: Convenios y contratos art.83, Catedras Universitarias y Competitivos UC

Año de inicio: 2022

EUROCC: NATIONAL COMPETENCE CENTRES IN THE FRAMEWORK OF EUROHPC

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Responsable: JULIO RAMON BEIVIDE PALACIO

Tipología: Proyectos europeos e internacionales

Año de inicio: 2020

REDES DE INTERCONEXIÓN, ACELERADORES HARDWARE Y OPTIMIZACIÓN DE APLICACIONES. Proyecto PID2019-105660RB-C22 financiado por MICIU/AEI /10.13039/501100011033

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Responsables: JOSÉ LUIS BOSQUE ORERO, JULIO RAMON BEIVIDE PALACIO

Tipología: Proyectos competitivos nacionales publicos

Año de inicio: 2020

INVESTIGACIÓN APLICABLE AL DISEÑO DE REDES DE INTERCONEXIÓN Y ARQUITECTURAS DE MEMORIA (IADRIAM)

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Responsable: JULIO RAMON BEIVIDE PALACIO

Tipología: Convenios y contratos art.83, Catedras Universitarias y Competitivos UC

Año de inicio: 2020

REDES DE INTERCONEXIÓN Y SISTEMAS HETEROGÉNEOS (TIN2016-76635-C2-2-R) (AEI/FEDER, UE)

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Responsables: JOSÉ LUIS BOSQUE ORERO, JULIO RAMON BEIVIDE PALACIO

Tipología: Proyectos competitivos nacionales publicos

Año de inicio: 2016

MONT BLANC 3: EUROPEAN SCALABLE AND POWER EFFICIENT HPC PLATFORM BASED ON LOW-POWER EMBEDDED TECHNOLOGY

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Responsable: JULIO RAMON BEIVIDE PALACIO

Tipología: Proyectos europeos e internacionales

Año de inicio: 2015

MONT BLANC 2: EUROPEAN SCALABLE AND POWER EFFICIENT HPC PLATFORM BASED ON LOW-POWER EMBEDDED TECHNOLOGY

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Responsable: JULIO RAMON BEIVIDE PALACIO

Tipología: Proyectos europeos e internacionales

Año de inicio: 2014

MONTBLANC, EUROPEAN SCALABLE AND POWER EFFICIENT HPC PLATFORM BASED ON LOW-POWER EMBEDDED TECHNOLOGY

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Responsable: JULIO RAMON BEIVIDE PALACIO

Tipología: Proyectos europeos e internacionales

Año de inicio: 2014

INVESTIGACIÓN APLICABLE AL DISEÑO Y EVALUACIÓN DE REDES DE INTERCONEXIÓN (IADERI)

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Responsable: JULIO RAMON BEIVIDE PALACIO

Tipología: Convenios y contratos art.83, Catedras Universitarias y Competitivos UC

Año de inicio: 2013

JERARQUIA DE INTERCONEXION (TIN2010-21291-C02-02)

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Responsable: JULIO RAMON BEIVIDE PALACIO

Tipología: Proyectos competitivos nacionales publicos

Año de inicio: 2011

Mecanismos de baipás eficientes para redes en chip de baja latencia.

 Autoría: IVAN PEREZ GALLARDO

 Dirección: JULIO RAMON BEIVIDE PALACIO , ENRIQUE VALLEJO GUTIERREZ 

 Fecha de defensa: 25/03/2021

Enrutamiento adaptativo no mínimo para redes de interconexión eficientes

 Autoría: MARIANO BENITO HOZ

 Dirección: JULIO RAMON BEIVIDE PALACIO , ENRIQUE VALLEJO GUTIERREZ 

 Fecha de defensa: 16/10/2020

Interconexiones Balanceadas y Eficientes para Supercomputadores Exascale

 Autoría: PABLO FUENTES SAEZ

 Dirección: JULIO RAMON BEIVIDE PALACIO , ENRIQUE VALLEJO GUTIERREZ 

 Fecha de defensa: 25/09/2017

Mecanismos de Routing para Redes de Interconexión Dragonfly

 Autoría: MARINA GARCIA GONZALEZ

 Dirección: JULIO RAMON BEIVIDE PALACIO , ENRIQUE VALLEJO GUTIERREZ 

 Fecha de defensa: 14/03/2014

Método de encaminamiento adaptativo en redes jerárquicas

Inventores/as: JULIO RAMON BEIVIDE PALACIO, MARINA GARCIA GONZALEZ, MIGUEL ODRIOZOLA OLAVARRIA, ENRIQUE VALLEJO GUTIERREZ

Protección: P201200715

Fecha solicitud: 05/07/2012

Fecha publicación o concesión: 15/01/2014

Método de encaminamiento adaptativo en redes jerárquicas

Inventores/as: JULIO RAMON BEIVIDE PALACIO, MARINA GARCIA GONZALEZ, MIGUEL ODRIOZOLA OLAVARRIA, ENRIQUE VALLEJO GUTIERREZ

Protección: PCT/ES2013/000167

Fecha solicitud: 05/07/2013

System and method for connecting complete interconnection for high-performance computers

Inventores/as: JULIO RAMON BEIVIDE PALACIO, CRISTOBAL CAMARERO COTERILLO, MARIA DEL CARMEN MARTINEZ FERNANDEZ, ENRIQUE VALLEJO GUTIERREZ

Protección: EP22383209.8

Fecha solicitud: 13/12/2022

System and method for connecting complete interconnection for high-performance computers

Inventores/as: JULIO RAMON BEIVIDE PALACIO, CRISTOBAL CAMARERO COTERILLO, MARIA DEL CARMEN MARTINEZ FERNANDEZ, ENRIQUE VALLEJO GUTIERREZ

Protección: PCT/EP2023/085343

Fecha solicitud: 12/12/2023