Universidad de Cantabria

Portal del personal investigador

Buscar

Estamos realizando la búsqueda. Por favor, espere...

Inicio Portal del Investigador > Personal investigador

 Detalle Investigador

VALENTIN PUENTE VARONA

  • Publicaciones

    12

  • Proyectos

    5

  • Tesis

    3

  • Patentes y tecnologías

    6

Compartir en Mendeley
Compartir en Researchgate
Compartir en Facebook
Compartir en Twitter
Enviar por correo electrónico
Compartir por LinkedIn
Compartir por Whatsapp

 vpuente@unican.es

 Facultad de Ciencias. Avda. de los Castros, 48. 39005 Santander

Catedrático de Universidad

Doctor en Ciencias (Físicas)

 Computer Engineering

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Áreas de especialidad: ARQUITECTURA Y TECNOLOGIA DE COMPUTADORES

Scopus Author: 55922623700

 Publicaciones  Proyectos  Tesis dirigidas  Patentes y tecnologías
Exportar: BibExportar en formato Bibtex Exportar para gestor de referencias Exportar a Excel Exportar a CSV Exportar a JSON
12 resultados 
       

Fast, Accurate Processor Evaluation Through Heterogeneous, Sample-Based Benchmarking

Artículo de Revista

IEEE Transactions on Parallel and Distributed Systems, Vol. 32, N. 12, December 2021

 Autoría: PABLO PRIETO TORRALBO, PABLO ABAD FIDALGO, JOSE ANGEL GREGORIO MONASTERIO, VALENTIN PUENTE VARONA

 17/05/2021

BenchCast: meta-benchmarking para evaluación de rendimiento del procesador

Comunicación a Congreso

Avances en arquitectura y tecnología de computadores: Actas de las Jornadas SARTECO 20/21. Málaga, 21 a 24 de Septiembre de 2021

 Autoría: PABLO PRIETO TORRALBO, PABLO ABAD FIDALGO, JOSE ANGEL HERRERO VELASCO, JOSE ANGEL GREGORIO MONASTERIO, VALENTIN PUENTE VARONA

 2021

SPECcast: A Methodology for Fast Performance Evaluation with SPEC CPU 2017 Multiprogrammed Workloads

Comunicación a Congreso

Proceedings of the 49th International Conference on Parallel Processing, Edmonton, Canada, August 17-20, 2020

 Autoría: PABLO PRIETO TORRALBO, PABLO ABAD FIDALGO, JOSE ANGEL HERRERO VELASCO, JOSE ANGEL GREGORIO MONASTERIO, VALENTIN PUENTE VARONA

 2020

CLASSIC: A cortex-inspired hardware accelerator

Artículo de Revista

Journal of Parallel and Distributed Computing, Volume 134, December 2019, Pages 140-152

 Autoría: VALENTIN PUENTE VARONA, JOSE ANGEL GREGORIO MONASTERIO

 2019

Architecting Racetrack Memory preshift through pattern-based prediction mechanisms

Comunicación a Congreso

2019 IEEE 33rd International Parallel and Distributed Processing Symposium : IPDPS 2019 : Proceedings, 20-24 May 2019, Rio de Janeiro, Brazil

 Autoría: ADRIAN COLASO DIEGO, PABLO PRIETO TORRALBO, PABLO ABAD FIDALGO, VALENTIN PUENTE VARONA, JOSE ANGEL GREGORIO MONASTERIO

 2019

Memory hierarchy characterization of NoSQL applications through full-system simulation

Artículo de Revista

IEEE Transactions on Parallel and Distributed Systems (2018), Vol.29, N.5, pp.1161-1173

 Autoría: ADRIAN COLASO DIEGO, PABLO PRIETO TORRALBO, JOSE ANGEL HERRERO VELASCO, PABLO ABAD FIDALGO, LUCIA GREGORIO MENEZO, VALENTIN PUENTE VARONA, JOSE ANGEL GREGORIO MONASTERIO

 01/05/2018

Precisión vs. Coste Computacional en la Simulación de Sistemas Distribuidos

Comunicación a Congreso

Avances en arquitectura y tecnología de computadores : actas de las Jornadas SARTECO, 12-14 sept., Teruel

 Autoría: ADRIAN COLASO DIEGO, PABLO PRIETO TORRALBO, JOSE ANGEL HERRERO VELASCO, PABLO ABAD FIDALGO, VALENTIN PUENTE VARONA, JOSE ANGEL GREGORIO MONASTERIO

 2018

An adaptive cache coherence protocol: Trading storage for traffic

Artículo de Revista

Journal of Parallel and Distributed Computing, Vol. 102, Pp. 163-174 (2017)

 Autoría: LUCIA GREGORIO MENEZO, VALENTIN PUENTE VARONA, JOSE ANGEL GREGORIO MONASTERIO

 01/04/2017

AC-WAR: Architecting the Cache Hierarchy to Improve the Lifetime of a Non-Volatile Endurance-Limited Main Memory

Artículo de Revista

IEEE Transactions on Parallel and Distributed Systems, Vol. 27, Iss. 1 (1 2016)

 Autoría: PABLO ABAD FIDALGO, PABLO PRIETO TORRALBO, VALENTIN PUENTE VARONA, JOSE ANGEL GREGORIO MONASTERIO

 01/01/2016

Improving last level shared cache performance through mobile insertion policies (MIP)

Artículo de Revista

ParallelComputing49(2015)13–27

 Autoría: PABLO ABAD FIDALGO, PABLO PRIETO TORRALBO, VALENTIN PUENTE VARONA, JOSE ANGEL GREGORIO MONASTERIO

 01/11/2015

Flask coherence: A morphable hybrid coherence protocol to balance energy, performance and scalability

Comunicación a Congreso

2015 IEEE 21st International Symposium on High Performance Computer Architecture : HPCA 2015, 7-11 Feb

 Autoría: LUCIA GREGORIO MENEZO, VALENTIN PUENTE VARONA, JOSE ANGEL GREGORIO MONASTERIO

 2015

3D stacking of high-performance processors

Comunicación a Congreso

2014 IEEE 20th International Symposium on High Performance Computer Architecture : HPCA 2014, 15-19 Feb

 Autoría: PHILIP EMMA, ALPER BUYUKTOSUNOGLU, MICHAELE HEALY, KRISHNAN KAILAS, VALENTIN PUENTE VARONA, ROY YU, ALLAN HARTSTEIN, PRAID BOSE, JAIME MORENO

 2014

12 resultados 
       

Volver

Estamos realizando la búsqueda. Por favor, espere...