detalle

| Skip Navigation LinksOficina de Valorización > Cartera de patentes y tecnologías

Codificador LDPC e Interleaver para DVB-S2

  • Número de Registro: 62
  • Fecha de Registro: 23-04-2009
  • Tipo: Producto
  • Resumen: Codificador LDPC e Interleaver para DVB-S2. La arquitectura propuesta define una novedosa forma de almacenaje de bits en memoria, almacenando los bits sistemáticos en las primeras filas de forma secuencial y los datos de paridad en las últimas q filas, almacenados de forma que valores consecutivos en memoria sean valores separados un valor q. Esto permite una codificación del LDPC con menos latencia al poder realizar 360 operaciones XOR en paralelo, una acumulación de bits más rápida al acumular los datos de paridad por filas y la realización de un interleaver capaz de proporcionar a la salida un símbolo en cada ciclo de reloj para todos los tamaños de trama y rates definidas por el estándar. Esto confiere al sistema un elevado throughput, un consumo de memoria reducido, una baja latencia y un área moderado con frecuencias de reloj de hasta 55MHz con la tecnología Xilinx utilizada.
  • Inventor principal: FERNANDEZ SOLORZANO, VICTOR MANUEL
  • Grupo de investicación del I. P. : INGENIERIA MICROELECTRONICA

EQUIPO DE INVENTORES


Nombre Principal
FERNANDEZ SOLORZANO, VICTOR MANUEL
PEREZ LLANO, JESUS MIGUEL


ENTIDADES COAUTORAS


Nombre
UNIVERSIDAD DE CANTABRIA


PROTECCIONES


Número solicitud F. solicitud Número concesión F. concesión
P200602340 08-09-2006 ES2319590 21-09-2009