Método para modelado de una memoria cache de datos de un procesador para simular el comportamiento de esa memoria cache de datos en la ejecución de un código software en una plataforma destino que comprenda dicho procesador. La simulación se realiza en una plataforma nativa que tiene un procesador diferente del mencionado anteriormente.
