Parallelisation of decision-making techniques in aquaculture enterprises

Article

The Journal of Supercomputing, 2023, 79(11), 11827-11843

 Authorship: MARIO IBAÑEZ BOLADO, MANUEL LUNA GARCIA, JOSÉ LUIS BOSQUE ORERO, JULIO RAMON BEIVIDE PALACIO

 01/07/2023

Analysing mechanisms for virtual channel management in low-diameter networks

Conference object

2023 IEEE 35th International Symposium on Computer Architecture and High Performance Computing, SBAC-PAD 2023 : proceedings, 17-20 October 2023 Porto Alegre, Brazil

 Authorship: ALEJANDRO CANO COS, CRISTOBAL CAMARERO COTERILLO, MARIA DEL CARMEN MARTINEZ FERNANDEZ, JULIO RAMON BEIVIDE PALACIO

 2023

Polarized routing for large interconnection networks

Article

IEEE Micro, 2022, 42(2), 61-67

 Authorship: CRISTOBAL CAMARERO COTERILLO, MARIA DEL CARMEN MARTINEZ FERNANDEZ, JULIO RAMON BEIVIDE PALACIO

 11/01/2022

Paralelización de técnicas de toma de decisiones en empresas de acuicultura

Conference object

Avances en arquitectura y tecnología de computadores : Actas de las Jornadas SARTECO 2022

 Authorship: MARIO IBAÑEZ BOLADO, MANUEL LUNA, JULIO RAMON BEIVIDE PALACIO, JOSÉ LUIS BOSQUE ORERO

 2022

S-SMART++: A Low-Latency NoC Leveraging Speculative Bypass Requests

Article

IEEE Transactions on Computers, 2021. 70 (6), 819 - 832, 9385937

 Authorship: IVAN PEREZ GALLARDO, ENRIQUE VALLEJO GUTIERREZ, JULIO RAMON BEIVIDE PALACIO

 01/06/2021

Sigmoid: An auto-tuned load balancing algorithm for heterogeneous systems

Article

Journal of Parallel and Distributed Computing, 2021, 157, 30 - 42

 Authorship: BORJA PEREZ PAVON, ESTEBAN STAFFORD FERNANDEZ, JOSÉ LUIS BOSQUE ORERO, JULIO RAMON BEIVIDE PALACIO

 01/11/2021

Polarized routing: an efficient and versatile algorithm for large direct networks

Conference object

2021 IEEE Symposium on High-Performance Interconnects HOTI 2021 : Virtual Conference 18-20 August 2021

 Authorship: CRISTOBAL CAMARERO COTERILLO, MARIA DEL CARMEN MARTINEZ FERNANDEZ, JULIO RAMON BEIVIDE PALACIO

 2021

PlugSMART: a pluggable open-source module to implement multihop bypass in Networks-on-Chip

Conference object

NOCS '21: Proceedings of the 15th IEEE/ACM International Symposium on Networks-on-Chip: 2021 Proceeding

 Authorship: ALIREZA MONEMI, IVAN PEREZ GALLARDO, LEYVA NEIEL, ENRIQUE VALLEJO GUTIERREZ, JULIO RAMON BEIVIDE PALACIO, MIQUEL MORETÓ

 2021

Towards Co-execution on Commodity Heterogeneous Systems: Optimizations for Time-Constrained Scenarios

Conference object

2019 International Conference on High Performance Computing & Simulation (HPCS 2019)

 Authorship: RAUL NOZAL GONZALEZ, JOSÉ LUIS BOSQUE ORERO, JULIO RAMON BEIVIDE PALACIO

 2021

EngineCL: Usability and Performance in Heterogeneous Computing

Article

Future Generation Computer Systems 107 (2020) 522-537

 Authorship: RAUL NOZAL GONZALEZ, JOSÉ LUIS BOSQUE ORERO, JULIO RAMON BEIVIDE PALACIO

 01/06/2020

Efficient bypass in mesh and torus NoCs

Article

Journal of Systems Architecture, Volume 108, September 2020, 101832

 Authorship: IVAN PEREZ GALLARDO, ENRIQUE VALLEJO GUTIERREZ, JULIO RAMON BEIVIDE PALACIO

 01/09/2020

BST: A BookSim-Based Toolset to Simulate NoCs with Single- and Multi-Hop Bypass

Conference object

2020 IEEE International Symposium on Performance Analysis of Systems and Software, ISPASS 2020, Boston, Massachusetts, USA, 23-25 August 2020

 Authorship: IVAN PEREZ GALLARDO, ENRIQUE VALLEJO GUTIERREZ, MIQUEL MORETÓ, JULIO RAMON BEIVIDE PALACIO

 2020

Load balancing in a heterogeneous world: CPU-Xeon Phi co-execution of data-parallel kernels

Article

J Supercomput (2019) 75:1123-1136

 Authorship: RAUL NOZAL GONZALEZ, BORJA PEREZ PAVON, JOSÉ LUIS BOSQUE ORERO, JULIO RAMON BEIVIDE PALACIO

 01/03/2019

Auto-tuned OpenCL kernel co-execution in OmpSs for heterogeneous systems

Article

Journal of Parallel and Distributed Computing, Volume 125, March 2019, Pages 45-57

 Authorship: BORJA PEREZ PAVON, ESTEBAN STAFFORD FERNANDEZ, JOSÉ LUIS BOSQUE ORERO, JULIO RAMON BEIVIDE PALACIO, S. MATEO, X. TERUEL, X. MARTORELL, E. AYGUADÉ

 2019

Non-minimal adaptive routing based on explicit congestion notifications

Article

Concurrency and Computation Practice and Experience, Volume31, Issue2

 Authorship: MARIANO BENITO HOZ, ENRIQUE VALLEJO GUTIERREZ, CRUZ IZU, JULIO RAMON BEIVIDE PALACIO

 25/01/2019

ACOR: Adaptive congestion-oblivious routing in dragonfly networks

Article

Journal of Parallel and Distributed Computing, 2019, 131, 173-188

 Authorship: MARIANO BENITO HOZ, PABLO FUENTES SAEZ, ENRIQUE VALLEJO GUTIERREZ, JULIO RAMON BEIVIDE PALACIO

 2019

Lagarto I RISC-V multi-core: research challenges to build and integrate a network-on-chip

Conference object

Communications in Computer and Information Science, 1151, 237-248

 Authorship: NEIEL LEYVA-SANTES, IVAN PEREZ GALLARDO, CÉSAR A. HERNÁNDEZ-CALDERÓN, ENRIQUE VALLEJO GUTIERREZ, MIQUEL MORETÓ, JULIO RAMON BEIVIDE PALACIO, MARCO A. RAMÍREZ-SALINAS, LUIS A. VILLA-VARGAS

 2019

SMART++: reducing cost and improving efficiency of multi-hop bypass in NoC routers

Conference object

NOCS '19: Proceedings of the 13th IEEE/ACM International Symposium on Networks-on-Chip

 Authorship: IVAN PEREZ GALLARDO, ENRIQUE VALLEJO GUTIERREZ, JULIO RAMON BEIVIDE PALACIO

 2019

On random wiring in practicable folded clos networks for modern datacenters

Article

IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS, VOL. 29, NO. 8, AUGUST 2018

 Authorship: CRISTOBAL CAMARERO COTERILLO, MARIA DEL CARMEN MARTINEZ FERNANDEZ, JULIO RAMON BEIVIDE PALACIO

 01/09/2018

Architectural Support for Task Dependence Management with Flexible Software Scheduling

Conference object

24th IEEE International Symposium on High Performance Computer Architecture : HPCA 2018

 Authorship: EMILIO CASTILLO VILLAR, LLUC ÁLVAREZ, MIQUEL MORETO, MARC CASAS, ENRIQUE VALLEJO GUTIERREZ, JOSÉ LUIS BOSQUE ORERO, JULIO RAMON BEIVIDE PALACIO, MATEO VALERO CORTES

 2018

Efficient Router Bypass via Hybrid Flow Control

Conference object

2018 11th International Workshop on Network on Chip Architectures (NoCArc)

 Authorship: IVAN PEREZ GALLARDO, ENRIQUE VALLEJO GUTIERREZ, JULIO RAMON BEIVIDE PALACIO

 2018

Analysis and improvement of valiant routing in low-diameter networks

Conference object

2018 IEEE 4th International Workshop on High-Performance Interconnection Networks in the Exascale and Big-Data Era : HIPINEB 2018

 Authorship: MARIANO BENITO HOZ, PABLO FUENTES SAEZ, ENRIQUE VALLEJO GUTIERREZ, JULIO RAMON BEIVIDE PALACIO

 2018

Energy efficiency of load balancing for data-parallel applications in heterogeneous systems

Article

J Supercomput (2017) 73 : 330-342

 Authorship: BORJA PEREZ PAVON, ESTEBAN STAFFORD FERNANDEZ, JOSÉ LUIS BOSQUE ORERO, JULIO RAMON BEIVIDE PALACIO

 01/01/2017

Projective networks : topologies for large parallel computer systems

Article

IEEE Transactions on Parallel and Distributed Systems, Vol.28, N.7, July 2017, pp. 2003 - 2016

 Authorship: CRISTOBAL CAMARERO COTERILLO, MARIA DEL CARMEN MARTINEZ FERNANDEZ, ENRIQUE VALLEJO GUTIERREZ, JULIO RAMON BEIVIDE PALACIO

 01/07/2017

SERVICIOS DE PROSPECTIVA Y DISEÑO ARQUITECTÓNICO DE REDES ON-CHIP (NoCs) Y REDES DE INTERCONEXION PARA CHIPLETS PRESENTES EN LOS CHIPS PROCESADORES Y ACELERADORES ACTUALES

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Head: JULIO RAMON BEIVIDE PALACIO

Typology: Agreements and contracts art.83, University and Competitive Chairs UC

Start year: 2024

ARQUITECTURA Y PROGRAMACIÓN DE COMPUTADORES ESCALABLES DE ALTO RENDIMIENTO Y BAJO CONSUMO III-UC (TEAM-MATES UC) Proyecto PID2022-136454NB-C21 financiado por MICIU/AEI /10.13039/501100011033 y por FEDER, UE

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Head: JOSÉ LUIS BOSQUE ORERO

Typology: Competitive national public projects

Start year: 2023

SERVICIOS DE DESARROLLO DE ACTIVIDADES DE INVESTIGACIÓN, DESARROLLO E INNOVACIÓN EN TOPOLOGÍAS DE RED Y SU ENRUTAMIENTO ASOCIADO COMO TÓPICOSCLAVE EN EL DISEÑO DE INTERCONEXIONES DE RED CON RESPECTO AL RENDIMIENTO DE LAS APLICACIONES QUE SE REQUIEREN PA

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Head: JULIO RAMON BEIVIDE PALACIO

Typology: Agreements and contracts art.83, University and Competitive Chairs UC

Start year: 2023

EUROCC2: NATIONAL COMPETENCE CENTRES IN THE FRAMEWORK OF EUROHPC PHASE 2

Typology: European and international projects

Start year: 2023

PLANIFICADORES Y REDES PARA DATA CENTERS SOSTENIBLES Proyecto TED2021-131176B-I00 financiado por MCIN/ AEI /10.13039/501100011033 y por la Unión Europea/NextGenerationEU/PRTR

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Heads: JOSÉ LUIS BOSQUE ORERO, JULIO RAMON BEIVIDE PALACIO

Typology: Competitive national public projects

Start year: 2022

SISTEMA INTEGRAL DE VISUALIZACION DE LA INFORMACION Y SIMULACION PARA LAS INDUSTRIAS DE LA ECONOMIA AZUL (Financiado por la Comunidad Autónoma de Cantabria y por la Unión Europea Next GenerationEU/PRTR)

Typology: Competitive private projects, competitive autonomic and subcon…

Start year: 2022

UNA EXPLORACIÓN DEL IMPACTO SOBRE EL RENDIMIENTO DE DIFERENTES TOPOLOGÍAS DE RED: FAT-TREE, DRAGONFLY+, HYPERX

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Head: JULIO RAMON BEIVIDE PALACIO

Typology: Agreements and contracts art.83, University and Competitive Chairs UC

Start year: 2022

QUANTUM SPAIN (ProyectoTSI-100151-2021-13 financiado por el Ministerio para la Transformación Digital y de la Función Pública y por la Unión Europea- Next GenerationEU/PRTR)

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Head: JULIO RAMON BEIVIDE PALACIO

Typology: Competitive national public projects

Start year: 2022

EUROCC: NATIONAL COMPETENCE CENTRES IN THE FRAMEWORK OF EUROHPC

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Head: JULIO RAMON BEIVIDE PALACIO

Typology: European and international projects

Start year: 2020

REDES DE INTERCONEXIÓN, ACELERADORES HARDWARE Y OPTIMIZACIÓN DE APLICACIONES. Proyecto PID2019-105660RB-C22 financiado por MICIU/AEI /10.13039/501100011033

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Heads: JOSÉ LUIS BOSQUE ORERO, JULIO RAMON BEIVIDE PALACIO

Typology: Competitive national public projects

Start year: 2020

INVESTIGACIÓN APLICABLE AL DISEÑO DE REDES DE INTERCONEXIÓN Y ARQUITECTURAS DE MEMORIA (IADRIAM)

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Head: JULIO RAMON BEIVIDE PALACIO

Typology: Agreements and contracts art.83, University and Competitive Chairs UC

Start year: 2020

REDES DE INTERCONEXIÓN Y SISTEMAS HETEROGÉNEOS (TIN2016-76635-C2-2-R) (AEI/FEDER, UE)

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Heads: JOSÉ LUIS BOSQUE ORERO, JULIO RAMON BEIVIDE PALACIO

Typology: Competitive national public projects

Start year: 2016

MONT BLANC 3: EUROPEAN SCALABLE AND POWER EFFICIENT HPC PLATFORM BASED ON LOW-POWER EMBEDDED TECHNOLOGY

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Head: JULIO RAMON BEIVIDE PALACIO

Typology: European and international projects

Start year: 2015

MONT BLANC 2: EUROPEAN SCALABLE AND POWER EFFICIENT HPC PLATFORM BASED ON LOW-POWER EMBEDDED TECHNOLOGY

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Head: JULIO RAMON BEIVIDE PALACIO

Typology: European and international projects

Start year: 2014

MONTBLANC: EUROPEAN SCALABLE AND POWER EFFICIENT HPC PLATFORM BASED ON

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Head: JULIO RAMON BEIVIDE PALACIO

Typology: European and international projects

Start year: 2014

ARQUITECTURAS DE INTERCONEXIÓN Y APLICACIONES (TIN2013-46957-C2-2-P) (MINECO)

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Heads: FERNANDO VALLEJO ALONSO, JULIO RAMON BEIVIDE PALACIO

Typology: Competitive national public projects

Start year: 2014

INVESTIGACIÓN APLICABLE AL DISEÑO Y EVALUACIÓN DE REDES DE INTERCONEXIÓN (IADERI)

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Head: JULIO RAMON BEIVIDE PALACIO

Typology: Agreements and contracts art.83, University and Competitive Chairs UC

Start year: 2013

CONTRATACIÓN DEL SERVICIO DE SUPERCOMPUTACIÓN

 Grupo De Ingeniería Biomédica / Biomedical Engineering Group

 DEPARTAMENTO DE TECNOLOGÍA ELECTRÓNICA E INGENIERÍA DE SISTEMAS Y AUTOMÁTICA

Head: JOSE LUIS ARCE DIEGO

Typology: Agreements and contracts art.83, University and Competitive Chairs UC

Start year: 2013

SUPPORT INNOVATION USING HPC IN THE CLOUD

 INSTITUTO DE FÍSICA DE CANTABRIA

Head: JESUS MARCO DE LUCAS

Typology: Agreements and contracts art.83, University and Competitive Chairs UC

Start year: 2011

JERARQUIA DE INTERCONEXION (TIN2010-21291-C02-02)

 Arquitectura Y Tecnología De Computadores

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Head: JULIO RAMON BEIVIDE PALACIO

Typology: Competitive national public projects

Start year: 2011

Mecanismos de baipás eficientes para redes en chip de baja latencia.

 Authorship: IVAN PEREZ GALLARDO

 Supervision: JULIO RAMON BEIVIDE PALACIO , ENRIQUE VALLEJO GUTIERREZ 

 Defense date: 25/03/2021

Enrutamiento adaptativo no mínimo para redes de interconexión eficientes

 Authorship: MARIANO BENITO HOZ

 Supervision: JULIO RAMON BEIVIDE PALACIO , ENRIQUE VALLEJO GUTIERREZ 

 Defense date: 16/10/2020

Interconexiones Balanceadas y Eficientes para Supercomputadores Exascale

 Authorship: PABLO FUENTES SAEZ

 Supervision: JULIO RAMON BEIVIDE PALACIO , ENRIQUE VALLEJO GUTIERREZ 

 Defense date: 25/09/2017

Topologías King como Redes de Interconexión

 Authorship: ESTEBAN STAFFORD FERNANDEZ

 Supervision: JULIO RAMON BEIVIDE PALACIO , JOSÉ LUIS BOSQUE ORERO 

 Defense date: 20/11/2015

Propiedades de Distancia y Simetría en Grafos y su Aplicación a Redes de Interconexión y Códigos

 Authorship: CRISTOBAL CAMARERO COTERILLO

 Supervision: JULIO RAMON BEIVIDE PALACIO , MARIA DEL CARMEN MARTINEZ FERNANDEZ 

 Defense date: 29/05/2015

Mecanismos de Routing para Redes de Interconexión Dragonfly

 Authorship: MARINA GARCIA GONZALEZ

 Supervision: JULIO RAMON BEIVIDE PALACIO , ENRIQUE VALLEJO GUTIERREZ 

 Defense date: 14/03/2014

Desplazamiento de Enlaces Periféricos para Mejorar las Prestaciones de Redes Toroidales con Dimensiones Desiguales.

 Authorship: JOSE MARIA CAMARA NEBREDA

 Supervision: JULIO RAMON BEIVIDE PALACIO 

 Defense date: 11/06/2010

Soporte Arquitectónico a la Sincronización Imparcial de Lectores y Escritores en Computadores Paralelos

 Authorship: ENRIQUE VALLEJO GUTIERREZ

 Supervision: JULIO RAMON BEIVIDE PALACIO , FERNANDO VALLEJO ALONSO

 Defense date: 10/06/2010

Códigos y Grafos sobre Anillos de Enteros Complejos.

 Authorship: MARIA DEL CARMEN MARTINEZ FERNANDEZ

 Supervision: JULIO RAMON BEIVIDE PALACIO 

 Defense date: 26/03/2007

Impacto del Subsistema de Comunicación en el Rendimiento de los Computadores Paralelos: desde el Hardware hasta las Aplicaciones.

 Authorship: VALENTIN PUENTE VARONA

 Supervision: JULIO RAMON BEIVIDE PALACIO 

 Defense date: 15/02/2000

Mecanismo de encaminamiento tolerante a fallos altamente escalable.

Inventor: JULIO RAMON BEIVIDE PALACIO, JOSE ANGEL GREGORIO MONASTERIO, VALENTIN PUENTE VARONA, FERNANDO VALLEJO ALONSO

Protection: P200500530

Application date: 01/03/2005

Publication or award date: 14/06/2006

Método de encaminamiento adaptativo en redes jerárquicas

Inventor: JULIO RAMON BEIVIDE PALACIO, MARINA GARCIA GONZALEZ, MIGUEL ODRIOZOLA OLAVARRIA, ENRIQUE VALLEJO GUTIERREZ

Protection: P201200715

Application date: 05/07/2012

Publication or award date: 15/01/2014

Método de encaminamiento adaptativo en redes jerárquicas

Inventor: JULIO RAMON BEIVIDE PALACIO, MARINA GARCIA GONZALEZ, MIGUEL ODRIOZOLA OLAVARRIA, ENRIQUE VALLEJO GUTIERREZ

Protection: PCT/ES2013/000167

Application date: 05/07/2013

System and method for connecting complete interconnection for high-performance computers

Inventor: JULIO RAMON BEIVIDE PALACIO, CRISTOBAL CAMARERO COTERILLO, MARIA DEL CARMEN MARTINEZ FERNANDEZ, ENRIQUE VALLEJO GUTIERREZ

Protection: EP22383209.8

Application date: 13/12/2022

System and method for connecting complete interconnection for high-performance computers

Inventor: JULIO RAMON BEIVIDE PALACIO, CRISTOBAL CAMARERO COTERILLO, MARIA DEL CARMEN MARTINEZ FERNANDEZ, ENRIQUE VALLEJO GUTIERREZ

Protection: PCT/EP2023/085343

Application date: 12/12/2023