Universidad de Cantabria

Researchers portal

Portal del personal investigador

EN / ES
Search

Searching. Please wait…

Inicio Portal del Investigador > Personal investigador > detalle investigador

PABLO PRIETO TORRALBO

  • Publicaciones

    18

  • Proyectos

    4

  • Patentes y tecnologías

    1

Compartir en Mendeley
Compartir en Researchgate
Compartir en Facebook
Compartir en Twitter
Enviar por correo electrónico
Compartir en LinkedIn
Compartir por Whatsapp

 pablo.prieto@unican.es

 Facultad de Ciencias. Avda. de los Castros, 48. 39005 Santander

Profesor Contratado Doctor

Doctor por la Universidad de Cantabria

 Computer Engineering

 DEPARTAMENTO DE INGENIERÍA INFORMÁTICA Y ELECTRÓNICA

Áreas de especialidad: ARQUITECTURA Y TECNOLOGIA DE COMPUTADORES

Identificadores

Ver actividad docente
Exportar: BibExportar en formato Bibtex Exportar para gestor de referencias Exportar a Excel Exportar a CSV Exportar a JSON
18 resultados 
       

Performance characterization of popular DNN models on out-of-order CPUs

Comunicación a Congreso

2023 32nd International Conference on Parallel Architecture and Compilation Techniques: PACT 2023: Vienna, Austria, 21-25 October 2023: proceedings

 Autoría: PABLO PRIETO TORRALBO, PABLO ABAD FIDALGO, JOSE ANGEL GREGORIO MONASTERIO, VALENTIN PUENTE VARONA

 2023

Top-down performance profiling on NVIDIA's GPUs

Comunicación a Congreso

2022 IEEE 36th International Parallel and Distributed Processing Symposium: proceedings

 Autoría: ALVARO SAIZ SANCHEZ, PABLO PRIETO TORRALBO, PABLO ABAD FIDALGO, JOSE ANGEL GREGORIO MONASTERIO, VALENTIN PUENTE VARONA

 2022

Herramienta para la identificación de los cuellos de botella en microarquitecturas de GPUs

Comunicación a Congreso

Avances en arquitectura y tecnología de computadores : Actas de las Jornadas SARTECO 2022

 Autoría: ALVARO SAIZ FERNANDEZ, PABLO PRIETO TORRALBO, PABLO ABAD FIDALGO, JOSE ANGEL GREGORIO MONASTERIO, VALENTIN PUENTE VARONA

 2022

Fast, accurate processor evaluation through heterogeneous, sample-based benchmarking

Artículo de Revista

IEEE Transactions on Parallel and Distributed Systems, 2021, 32(12), 2983-2995

 Autoría: PABLO PRIETO TORRALBO, PABLO ABAD FIDALGO, JOSE ANGEL GREGORIO MONASTERIO, VALENTIN PUENTE VARONA

 17/05/2021

BenchCast: meta-benchmarking para evaluación de rendimiento del procesador

Comunicación a Congreso

Avances en arquitectura y tecnología de computadores: Actas de las Jornadas SARTECO 20/21. Málaga, 21 a 24 de Septiembre de 2021

 Autoría: PABLO PRIETO TORRALBO, PABLO ABAD FIDALGO, JOSE ANGEL HERRERO VELASCO, JOSE ANGEL GREGORIO MONASTERIO, VALENTIN PUENTE VARONA

 2021

SPECcast: A Methodology for Fast Performance Evaluation with SPEC CPU 2017 Multiprogrammed Workloads

Comunicación a Congreso

Proceedings of the 49th International Conference on Parallel Processing, Edmonton, Canada, August 17-20, 2020

 Autoría: PABLO PRIETO TORRALBO, PABLO ABAD FIDALGO, JOSE ANGEL HERRERO VELASCO, JOSE ANGEL GREGORIO MONASTERIO, VALENTIN PUENTE VARONA

 2020

Architecting racetrack memory preshift through pattern-based prediction mechanisms

Comunicación a Congreso

2019 IEEE 33rd International Parallel and Distributed Processing Symposium : IPDPS 2019 : Proceedings, 20-24 May 2019, Rio de Janeiro, Brazil

 Autoría: ADRIAN COLASO DIEGO, PABLO PRIETO TORRALBO, PABLO ABAD FIDALGO, VALENTIN PUENTE VARONA, JOSE ANGEL GREGORIO MONASTERIO

 2019

Memory hierarchy characterization of NoSQL applications through full-system simulation

Artículo de Revista

IEEE Transactions on Parallel and Distributed Systems (2018), Vol.29, N.5, pp.1161-1173

 Autoría: ADRIAN COLASO DIEGO, PABLO PRIETO TORRALBO, JOSE ANGEL HERRERO VELASCO, PABLO ABAD FIDALGO, LUCIA GREGORIO MENEZO, VALENTIN PUENTE VARONA, JOSE ANGEL GREGORIO MONASTERIO

 01/05/2018

Precisión vs. Coste Computacional en la Simulación de Sistemas Distribuidos

Comunicación a Congreso

Avances en arquitectura y tecnología de computadores : actas de las Jornadas SARTECO, 12-14 sept., Teruel

 Autoría: ADRIAN COLASO DIEGO, PABLO PRIETO TORRALBO, JOSE ANGEL HERRERO VELASCO, PABLO ABAD FIDALGO, VALENTIN PUENTE VARONA, JOSE ANGEL GREGORIO MONASTERIO

 2018

AC-WAR: Architecting the Cache Hierarchy to Improve the Lifetime of a Non-Volatile Endurance-Limited Main Memory

Artículo de Revista

IEEE Transactions on Parallel and Distributed Systems, Vol. 27, Iss. 1 (1 2016)

 Autoría: PABLO ABAD FIDALGO, PABLO PRIETO TORRALBO, VALENTIN PUENTE VARONA, JOSE ANGEL GREGORIO MONASTERIO

 01/01/2016

Energy minimization at all layers of the data center : The ParaDIME project

Capítulo de libro

Proceedings of the 2016 Design, Automation and Test in Europe Conference and Exhibition : DATE 2016

 Autoría: OSCAR PALOMAR, SANTOSH RETHINAGIRI, GULAY YALCIN, RUBEN TITOS-GIL, PABLO PRIETO TORRALBO

 2016

ParaDIME: Parallel Distributed Infrastructure for Minimization of Energy for data centers

Artículo de Revista

Microprocessors and Microsystems 39 (2015) 1174–1189

 Autoría: SANTHOSH KUMAR RETHINAGIRI, OSCAR PALOMAR, ANITA SOBE, GULAY YALCIN, THOMAS KNAUTH, RUBÉN TITOS GIL, PABLO PRIETO TORRALBO, MALTE SCHNEEGAß, ADRIAN CRISTAL, OSMAN UNSAL, PASCAL FELBER, CHRISTOF FETZER, DRAGOMIR MILOJEVIC

 2015

Improving last level shared cache performance through mobile insertion policies (MIP)

Artículo de Revista

ParallelComputing49(2015)13–27

 Autoría: PABLO ABAD FIDALGO, PABLO PRIETO TORRALBO, VALENTIN PUENTE VARONA, JOSE ANGEL GREGORIO MONASTERIO

 01/11/2015

Interaction of NoC design and coherence protocol in 3D-Stacked CMPs

Comunicación a Congreso

2013 Euromicro Conference on Digital System Design (DSD) : Proceedings

 Autoría: PABLO ABAD FIDALGO, PABLO PRIETO TORRALBO, LUCIA GREGORIO MENEZO, ADRIAN COLASO DIEGO, VALENTIN PUENTE VARONA, JOSE ANGEL GREGORIO MONASTERIO

 2013

CMP off-chip bandwidth scheduling guided by instruction criticality

Comunicación a Congreso

ICS '13: Proceedings of the 27th international ACM conference on International Conference on Supercomputing, 10-14 June, Eugene, Oregón

 Autoría: PABLO PRIETO TORRALBO, VALENTIN PUENTE VARONA, JOSE ANGEL GREGORIO MONASTERIO

 2013

BIXBAR: A low cost solution to support dynamic link reconfiguration in networks on chip

Comunicación a Congreso

IEEE 30th International Conference on Computer Design (ICCD),September 30 - October 3, 2012 Montreal, Quebec, Canada

 Autoría: PABLO ABAD FIDALGO, PABLO PRIETO TORRALBO, VALENTIN PUENTE VARONA, JOSE ANGEL GREGORIO MONASTERIO

 2012

TOPAZ: an open-source interconnection network simulator for chip multiprocessors and supercomputers

Comunicación a Congreso

Proceedings of the 6 th IEEE/ACM International Symposium on Networks-on-Chip NoCS 2012, 9-11 May, Copenhagen, Denmark

 Autoría: PABLO ABAD FIDALGO, PABLO PRIETO TORRALBO, LUCIA GREGORIO MENEZO, ADRIAN COLASO DIEGO, VALENTIN PUENTE VARONA, JOSE ANGEL GREGORIO MONASTERIO

 2012

Multilevel cache modeling for chip-multiprocessor systems

Artículo de Revista

IEEE Computer Architecture Letters, 2011, 10(2), 49-52

 Autoría: PABLO PRIETO TORRALBO, VALENTIN PUENTE VARONA, JOSE ANGEL GREGORIO MONASTERIO

 01/12/2011

18 resultados 
       

Volver

Estamos realizando la búsqueda. Por favor, espere...